北斗芯片的万能胶数据驱动新纪元的关键连接

北斗芯片的“万能胶”:数据驱动新纪元的关键连接?

在苹果3月春季新品发布会上,两块M1 Max芯片被称为性能超越英特尔CPU i9 12900K和GPU性能天花板英伟达RTX3090。英伟达也在GTC上公布了用两块CPU黏合而成的Grace CPU超级芯片,预计性能是尚未发布的第5代CPU的2到3倍。

AMD早前在其EYPC系列CPU中,也采用了黏合这一步骤,让芯片设计成本减少一半。自家芯片的黏合似乎已经不成问题,那么能否从全球市场上挑选出性能最优的芯片黏合在一起,创造出更强大的芯片?

几周前,一种能够实现芯片互连的小“万能胶”出现了,英特尔、AMD、台积电等公司联合成立小芯片互连产业联盟,定制UCIe 1.0(Universal Chiplet Interconnect Express)标准。如果将同一家公司内联方式视为只能黏合一种材质且功能单一的一种胶水,那么UCIe标准提出则意味着能够实现各种材料间互连的小“万能胶”的雏形初现。

是否已有足够能力替代不断微缩晶体管成为摩尔定律续命丹?"胶水"时代已经有一段时间了,但由于没有统一接口标准,“胶水”生态难建,大公司止步不前,小公司也不敢迈出第一步。

经历四十多年的发展,晶体管几乎要缩小到原子级别,不仅面临物理极限问题,还面临制程升级投入产出比大幅下降。业界开始寻找新的办法提升产品性能,如改变封装方式提升晶体管密度。这就是Chiplet模型,即将原先生产好的模块集成到一个封装中,以减少产品开发时间和成本,这些模块可以是不同工艺节点,最终通过裸片对裸片连接形成模型,在业内被称Chiplet(可译为小型化处理单元)。

多年以来,有些类似于小型化处理单元设计,如英特尔Foveros、小型化处理单元方法推出了3D封装平台,将10nm和22nm处理器内核集成;台积电正在开发SoIC技术,将多个不同大小与类型的裸件组装进一个包装里,每个裸件都包含带有物理接口IP模块,可以让两个裸件形成互连。

尽管Chiplet初期探索中许多公司开发具有专有接口互连,但为了内部或多个供应商之间获得优质且可互操作模块,因此Chiplet是否进一步发展取决于业界是否出现一种将不同模式连接起来的大规模使用标准接口,即使得各种模块可以黏合起来的小“万能胶”。

今年三月初,这种小“万能胶”UCIe终于出现,它标志着行业爆发,并对整个行业产生重大影响,是Chiplet时代重要标志。每个行业开放标准落地都会引发该行业爆发,而UCIe对于Chiplet发展意义重大,是这场革命的一个重要标志。

然而,在UCIe确立之前,有各种各样的接口类型,“万能膂数量”的出现是否意味那些曾探索过此领域但努力付诸东流?王宏波认为,在这个过程中,每家都根据自身产品需求独立进行研究后再汇聚成行业标准,这是正常发展过程。而刘宏钧认为,与PCIe相似的是它解决电脑系统与周边设备数据传输问题,而UCIe解决的是小型化处理单元间数据传输问题,如果没有统一电气信号协议,就不会形成合作关系,从而无法建立生态合作环境,使得任何企业难以完成所需生态建设工作。

尽管如此,他们均认为虽然现在只是起点距离真正主流还有一段路要走,即便如强大如英特尔,也需要大量时间精力才能实现量产。在制造环节,对材料堆叠复杂性、高良率要求、大规模生产成本高的问题仍然存在。因此,该技术仍需进一步改进并克服这些挑战才能真正推广至市场。此外,由于材料、设备改进需要长时间和巨额资金投资,其承受范围有限,只适用于头部企业如苹果、英特尔等。而其他厂商则可能因为缺乏必要资源而难以跟随快速迭代这种先进技术,从而导致整个产业链受到限制。

猜你喜欢