在2023年的芯片市场中，“拼接”芯片似乎已经成为一个新的趋势。苹果在其春季新品发布会上展示了通过将两块M1 Max芯片“黏合”而成的M1 Ultra，这种设计据称性能超越了英特尔CPU i9 12900K和英伟达GPU RTX3090。英伟达也在GTC大会上宣布了一款由两块CPU“黏合”的Grace CPU超级芯片，其性能预计将是即将发布的第5代CPU的2到3倍。
AMD早期也采用了类似的技术，将多个小型晶体管组件集成到单一封装中，以减少成本并提高效率。这一技术被称为Chiplet（可译为芯粒、小芯片），它允许不同的工艺节点和功能模块被连接起来，从而实现更高效、更经济的产品开发。
随着Chiplet技术的发展，业界开始寻求一种标准化的小型晶体管互连方式，以便不同制造商之间能够无缝对接。今年3月，UCIe（Universal Chiplet Interconnect Express）标准正式推出，它旨在成为一种跨越行业界限的小型晶体管互连解决方案。
UCIe标准背后的理念是建立一个开放生态系统，使得不同制造商可以自由地选择最适合他们需求的小型晶体管，并且这些组件可以轻松地与其他公司生产的小型晶体管相连接。这不仅有助于降低研发成本，也加速了市场应用速度。
然而，这项革命性的技术并非没有挑战。在物理层面，要求精确控制微米尺度内材料堆叠和引线宽度，而这需要极高的制程精度和良率。此外，大规模制造环节还需考虑复杂性管理、成本控制等问题。
尽管如此，对于那些追求创新、不断突破物理极限的人来说，这些挑战并不足以阻挡前进。随着时间推移，我们可能会看到更多基于UCIe或类似协议的小型晶体管设备问世，它们将带来前所未有的性能提升和创新的可能性。而对于摩尔定律这一长期指导半导体行业发展的大原则来说，这一次变革或许能提供一种续命丹，让我们继续探索科技边界，创造未来的奇迹。
