数据驱动：探索“万能胶”如何支撑数字芯片的未来发展？
随着技术的不断进步，数字芯片行业正迎来新的发展机遇。苹果公司在其最新发布会上推出了将两块M1 Max芯片“黏合”而成的M1 Ultra，这一技术不仅突破了性能极限，还展示了未来的可能性。英伟达也在GTC大会上宣布了使用两块CPU进行“黏合”的Grace CPU超级芯片，其性能预计将是即将发布的第五代CPU的2到3倍。
AMD通过其EPYC系列CPU也采用了类似的“黏合”技术，实现成本减少的一半。此外，英特尔和台积电等大厂也开始采纳这一设计模式。在全球范围内挑选出性能最优的芯片并进行连接是否可能？几周前，一种名为UCIe 1.0（Universal Chiplet Interconnect Express）的标准被提出，它由多家公司联合成立的小芯片互连产业联盟定制。这标志着一种能够实现各种芯片互连的“万能胶”的雏形初现。
那么，“万能胶”是否已经有足够能力替代晶体管规模微缩带来的挑战，为摩尔定律注入新的生命力？在过去，“胶水”芯片虽然存在，但由于缺乏统一接口标准，大型企业止步不前，小企业也不敢迈出第一步。摩尔定律原本被视为提升产品性能主要途径，但随着晶体管几乎达到原子级别，以及制程升级投入产出比的大幅下降，业界开始寻找新方法。
Chiplet（小芯片）模型就是这样一种方法，将原先生产好的各个部分集成到一个封装中，以减少开发时间和成本。AMD、英特尔、台积电等已推出了类似设计，如英特尔Foveros、小米SoIC等。但裸片对裸片之间如何有效连接成为关键问题，每个裸片都包含物理接口IP模块，只有公共接口才能让两个裸片形成互连。
UCIe作为一种能够实现不同类型与大小间通信的大通道，对于Chiplet时代意味着重大意义，是该时代重要标志之一。不过，在UCIe确立之前，有各种各样的接口类型出现，这是否意味那些曾探索过Chiplet领域但未获得认可的人们努力白费？实际上，UCIe并不推翻既有的工作，而是将小尺寸设备间联络技术标准化，使之更适应复杂系统需求，就像PCIe解决电脑与周边设备通信一样。
然而，即便PC时代经过十多年的发展才普及，UCIe 1.0只代表了一次尝试，从真正主流化还有一段路要走。不论是强大的英特尔还是其他公司，都需要大量时间和资源才能量产成功。而且，与PCIe相比，由于材料堆叠、工艺难度以及制造环节面临许多挑战，因此这条道路充满风险。
